Propriétés physiques et modélisation du transistor de puissance LDMOS

"CE MEMOIRE TRAITE DES PROPRIETES PHYSIQUES, DE LA MODELISATION ET DE LA CONCEPTION DES TRANSISTORS LDMOS DE PUISSANCE BASSE TENSION (60 V). DANS UN PREMIER TEMPS, NOUS ANALYSONS LE FONCTIONNEMENT DU COMPOSANT EN REGIME STATIQUE OU NOUS APPORTONS UNE ATTENTION PARTICULIERE A L'ETUDE ET LA FORMULATION DU MECANISME DE QUASI-SATURATION QUI LIMITE LE CALIBRE EN COURANT DU DISPOSITIF. LORSQUE CE DERNIER EST BLOQUE, LA TENSION SOUTENUE EST LIMITEE PAR LES PHENOMENES D'AVALANCHE. UNE ETUDE DETAILLEE DE CE REGIME AFIN DE COMPRENDRE LES LIMITATIONS EN TENSION DU COMPOSANT (PREMIER ET SECOND CLAQUAGES) ET DE DETERMINER SON AIRE DE SECURITE EST EGALEMENT MENEE. ENSUITE, NOUS PROPOSONS UN SCHEMA ELECTRIQUE EQUIVALENT DU TRANSISTOR, OU LE COMPORTEMENT DE CHACUNE DES REGIONS EST ETUDIE. CETTE METHODOLOGIE PRESENTE, PAR RAPPORT A UNE FORMULATION ANALYTIQUE, L'AVANTAGE DE SIMULER LE RESEAU COMPLET DE CARACTERISTIQUES. POUR TERMINER, NOUS DEVELOPPONS UNE METHODE DE CONCEPTION DU TRANSISTOR LDMOS BASEE SUR UN OUTIL (PLD) QUI PERMET, A PARTIR DU DESSIN ET DE LA TECHNOLOGIE UTILISEE DE PREDIRE LES PERFORMANCES DU COMPOSANT. NOUS VALIDONS LES RESULTATS DE SIMULATION A L'AIDE DE CE LOGICIEL SUR DES DISPOSITIFS INDUSTRIELS ELABORES."